

Universidade Federal de Santa Catarina

Departamento de Informática e Estatística Bacharelado em Ciências da Computação

INE 5406 - Sistemas Digitais – semestre 2007/2
Prof. José Luís Güntzel guntzel@inf.ufsc.br www.inf.ufsc.br/~guntzel

Lista de Exercícios Preparatórios para a 2ª Verificação

Para os execícios a seguir, considere a seguinte tabela de custo de operadores:

Componente do Nível RT	Custo
Somador	24 × n
Subtrator	26 × n
Somador/subtrator	30 × n
Multiplicador	$30 \times n^2$
Multiplexador 2:1	4 × n
Multiplexador 3:1	8 × n
Multiplexador 4:1	12 × n
Registrador com carga paralela (+2n para set ou reset assíncrono)	18 × n
Registrador com carga paralela controlada (+2n para set ou reset assíncrono)	22 × n
Buffer Tri-state inversor	4 × n
Buffer Tri-state não-inversor	6 × n
Fios e demais componentes (incluindo o comparador)	desprezível

Custo dado em número aproximado de transistores, onde n= número de bits do componente

Exercício 1

Considere o algoritmo descrito a seguir. Assuma que todas as variáveis são inteiras sem sinal, com n bits.

```
Início Diffeq
 2
         Leia x, y, u, dx, a;
 3
         Repete
 4
             x1 \leftarrow x + dx;
             u1 \leftarrow u - (3*x*u*dx) - (3*y*dx);
 5
             y1 \leftarrow y + u*dx;
 6
 7
             x \leftarrow x1; u \leftarrow u1; y \leftarrow y1;
         Até (x1 >= a)
 8
         saída ← y;
 9
10 <u>fim</u>
```

Considere que, para reduzir o custo do encapsulamento do circuito, existem apenas 2 entradas (cada uma com n bits), ent1 e ent2, pelas quais devem ser lidas as variáveis de entrada x, y, u, dx e a.

a) Quantos ciclos de relógio serão necessários para a leitura das variáveis de entrada? Comente a leitura das variáveis de entrada.

Considere a possibilidade de se utilizar os seguintes tipos de UFs (unidades funcionais), capazes de operar sobre dois operandos por vez: somadores, subtratores, somadores/subtratores, multiplicadores Considerando apenas o trecho de código compreendido entre ds linhas 4 a 6 do algoritmo dado, estime o **custo de implementação** do bloco operativo e o respecivo **tempo de execução** (em ciclos de relógio) para as situações listadas a seguir. Faça uso de Grafos de Fluxo de Dados (DFG – *Data flow Graphs*). Para a estimativa de custo, considere apenas os custos das UFs necessárias (desconsidere registradores e rede de interconexão).

- b) Mínimo custo para o máximo desempenho (mínimo tempo de execução) que este algoritmo pode atingir.
- c) Máximo desempenho, assumindo o uso de dois multiplicadores, um somador e um subtrator.

- d) Máximo desempenho, assumindo o uso de um multiplicador e um somador/subtrator.
- e) Desenhe o fluxograma de execução deste algoritmo para o caso do item "c".
- f) Determine o número mínimo de registradores necessários para a versão do item "e". Faça a tabela de tempo de vida da variáveis e explique o resultado.
- g) Realize o assinalamento de variáveis a registradores segundo o algoritmo left-edge.
- h) Usando o resultado do item anterior e assumindo o uso de fios e multiplexadores, desenhe o bloco operativo no nível RT para a versão do algoritmo descrito no item "e".
- i) Assumindo o modelo de Moore, desenhe o diagrama de estados para o controle do bloco operativo do item anterior.
- j) Faça uma estimativa do custo do bloco operativo do item "h" e do bloco de controle associado ao item "i" (para este último, apenas o número de estados e de sinais de saída). Comente o impacto do paralelismo atingido no bloco operativo sobre o custo do bloco de controle.
- k) Refaça os itens "e" a "j", considerando a execução do algoritmo desta questão segundo o caso do item "b"
- 1) Proponha uma versão *pipeline* para este algoritmo.

Exercício 2

Para o algoritmo abaixo, considere que os valores fornecidos pelas entradas "ent1" e "ent2" são inteiros sem sinal representados com *n* bits.

Para realizar o teste "divisor < dividendo", assuma o uso de um comparador (em todas as implementações consideradas), com custo igual ao de um subtrator.

Para responder os itens "a" até "c" abaixo, considere uma implementação "serial de custo mínimo" (sem uso de *pipeline* e sem exploração de paralelismo nas operações), na qual os passos 3 a 7 são realizados um após o outro (necessariamente).

- a) Desenhe o fluxograma e o diagrama de estados para a versão "serial de custo mínimo".
- b) Qual é o menor número de registradores que se pode utilizar? Faça a tabela de tempo de vida da variáveis e explique o resultado.
- c) Desenhe o bloco operativo no nível RT para a versão "serial de custo mínimo".
- d) Desenhe o fluxograma e o diagrama de estados para a versão "paralela".
- e) Qual é o menor número de registradores que se pode utilizar? Faça a tabela de tempo de vida da variáveis e explique o resultado.
- f) Desenhe o bloco operativo no nível RT para a versão "paralela".
- g) Compare a versão "serial de custo mínimo" com a versão "paralela", em termos de custo (calcule os custos de ambas) e de desempenho (analise o mellhor e pior caso para cada versão).
- h) Suponha que se deseje utilizar um subtrator para o teste "divisor < dividendo". Qual seria o impacto desta decisão nos itens anteriores?